PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-083884

(43)Date of publication of application: 22.03.2002

(51)Int.CI.

H01L 21/8247 H01L 27/115 H01L 21/76 H01L 29/788 H01L 29/792

(21)Application number: 2000-269723

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

06.09.2000

(72)Inventor: MORIYAMA WAKAKO KAWAMOTO HIROSHI

MIYAZAKI KUNIHIRO NADAHARA SOICHI


SAITO MASAMI


(54) PRODUCTION METHOD FOR SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a production method for semiconductor memory device for surely preventing gate electrode short-circuiting.

SOLUTION: After a first floating gate electrode material film 4a is formed on a semiconductor wafer 1 through a first gate insulating film 3, an element isolation groove 8 is worked, an element isolation insulating film 10 is embedded in this element isolation groove 8 while being protruded from the surface position of the first floating gate electrode material film 4a, and a second floating gate material film 4b is deposited thereon. After the oxide film of a mask 11 is formed on this second floating gate electrode material film 4b, the second floating gate electrode film 4b is separated by a slit 13 on the element isolation insulating film 10 through etching with this mask 11 as a mask. Afterwards, the residue of the gate electrode material film 4b inside that slit 13 is removed by etching and next treated by washing and afterwards, the mask 11 is removed by etching.





LEGAL STATUS

[Date of request for examination]

23.01.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出限公開番号 特開2002-83884 (P2002-83884A)

(43)公開日 平成14年3月22日(2002.3.22)


(51) Int.CL		識別紀号	F I		テーマコード(参考)		
HOIL	21/8247 27/115 21/76 29/788			27/10	434	5 F 0 O 1	
				21/76 29/78	L 5F032		
					371	5 F 0 8 3	
			·		5F101		
	29/792						
	<i>29)</i> 192		来查谢求	未請求	請求項の数19	OL (全18页)	
(21)出顧壽号		特爾2000 - 269723(P2000 - 269723)	(71)出願人	000003078 株式会社東芝			
(no) (limite)		平成12年9月6日(2000.9.6)	4	東京都港区芝加一丁目1番1号			
(22) 出頭日		MIE-1- 9 /3 0 El (2000: 3:0)	(72) 吳明省				
			,,,,.	神东川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内			
			(72)発明者			•	
			(10/)09/100	神奈川以	具锁灰市破子区 3	新杉田町8番地 好	
					《艺模疾事業所》	4	
			(74)代與人	1000831	161		
				并理士	外川 英明		
		·					
		•	-		•	EL 40 YES 1- 95	

最終頁に続く

(54) 【宏明の名称】 半導体影像装備の製造方法 (57) 【要約】

【課題】 ゲート電極短絡を確実に防止する半導体記憶 装置の転遣方法を提供する。

展記の場合の本を担保する。 「解決・手段】 半導体基板1上に第1のゲート絶縁限3 を介して第1の浮遊ゲート電極材料限4 e を形成した 後、希子分離済8を加工し、この素子分離済8に未面に 連結縁限10が第1の浮遊ゲート電極材料限4 e の面に 広まり突出した状態に埋め込み、この上に、第2の浮を が一ト電極材料既4 b を堆成し、この第2の浮遊ゲート 電長材料既4 b を埋成し、この第2の浮遊ゲート 電極材料既4 b を平スク材 1 1 の酸化膜を形成 1 0 上 後、このマスク材 1 1 をマスクに第2の浮遊校1 1 0 上 後、このマスク材 2 でマスクは 1 1 で 後、このマスク材 3 でマスクは 1 1 で を上ッチング加工して、素子分離純 そのスリット 1 3 内におけるゲート電極材料既4 b の残渣をエッチング除去する。 でスク材 1 1 でスクオ 1 1 で でスクオ 1 1 でスクオ 1 1 で でエッチング除去する。



[特許請求の範囲]

【請求項 1】半導体基板上にゲート絶縁膜を形成する工 程と、前記ゲート絶縁膜上にゲート電極材料膜を形成す る工程と、前記ゲート電極材料膜を、マスク材をマスク にエッチングしてゲート電極を分離形成する正程と、前 記ゲート電極の分離形成工程後、前記マスク林を剥離す る工程を具備してなり

前記マスク材の剥離工程は、前記ゲート電極材料膜の残 液をエッチング除去する工程と、前記エッチング除去工 程後、前記ゲート電極材料膜の残渣院去部分を水洗処理 する工程と、前記水洗処理工程後、前記マスク材をエッ チング院去する工程とからなることを特徴とする半導体 記憶装置の製造方法。

【読求項 2】前記マスク材が、酸化膜からなることを特 敬とする詩求項 1に記載の半導体記憶装置の製造方法。 【詩求項 3】前記残渣の除去工程のエッチングは、希ブ ッ酸溶液、或いはフッ酸と弗化アンモニウム との温合溶 液のウエットエッチングであ り、前記酸化膜の除去工程 のエッチングは、希フッ酸溶液の窓気エッチングであ り、 村記ウエットエッチングのエッチング量より前記窓 気エッチングのエッチング量が大きいことを特徴とする 請求項 2に記載の半導体記憶装置の製造方法。

【諸求項 4】 前記残渣の除去工程及び前記酸化膜の除去 工程のエッチングは、いずれも、希フッ酸溶液の蒸気エ ッチングであ り、前記残渣の除去工程に比べ前記酸化膜 の除去工程における温度を低温でおこなうことを特徴と する諸求項 2に記載の半導体記憶装置の製造方法。

[請求項 5] 半導体基板に形成された溝に素子分離絶縁 膜を埋め込む工程と、前記未子分離絶縁膜で囲まれた領 域上にゲート絶縁膜を形成する工程と、前記未子分離絶 緑膜表面及びゲート絶縁膜上にゲート電極材料膜を形成 する工程と、前記ゲート電極材料膜を、マスク材をマス クにエッチングして前記素子分離鉛器膜上で分離するエ 程と、前記ゲート電極材料膜の分離工程後、前記マスク 材料膜を前記索子分離絶縁膜に対して選択的に剥離する 工程を具備してなり、

前記マスク材の刺離工程は、前記ゲート電極材料膜の残 遺をエッチング除去する工程と、前記エッチング除去工 程後、前記ゲート電極材料膜の残渣除去部分を水洗処理 する工程と、前記水洗処理工程後、前記マスク材をエッ チング院去する工程とからなることを特徴とする半導体

記憶装置の製造方法。

【詰求項 6】前記マスク材が、酸化既からなることを持 徴とする請求項 5に記載の半導体記憶装置の製造方法。 【請求項 7】前記素子分離絶縁膜が、熱酸化膜、または プラスマCV D法による酸化供からなり、且つ前記マス ク材が、LPCV D法による酸化膜からなることを特徴 とする請求項 5に記載の半導体記憶装置の製造方法。 【請求項 8】前記残渣の除去工程のエッチングは、希フ ッ酸溶液、或いはフッ酸と弗化アンモニウム との温合溶 液のウエットエッチングであ り、前記酸化関の除去工程 のエッチングは、希フッ酸溶液の蒸気エッチングであ り、前記ウエットエッチングのエッチング堂より前記窓 気エッチングのエッチング重が大きいことを特徴とする。 請求項 6、または7に記載の半導体記憶装置の製造方

【請求項 9】前記残渣の除去工程及び前記酸化膜の除去 工程のエッチングは、いずれも、希フッ酸溶液の蒸気エ ッチングであり、前記残渣の除去工程に比べ前記酸化限 の除去工程における温度を低温でおこなうことを特徴と する詩求項 5、または7に記載の半導体記憶装置の製造。 方法.

【諸求項 10】半導体基板に形成された溝に素子分離絶。 経膜を埋め込む工程と、前記素子分離絶縁膜で囲まれた 領域上に第1のゲート絶縁膜を形成する工程と、前記衆 子分離絶縁棋及び前記第1のゲート絶縁棋上に第1のゲー ト電極材料膜を形成する工程と、前記ゲート電極材料膜 マスク材をマスクにエッチングして、前記素子分離。 絶縁映上で分離するスリットを形成する工程と、前記マ スク材を前記索子分離絶縁限に対して選択的に利離する。 工程と、前記第1のゲート電極材料膜上に第2のゲート 絶縁膜を介して第2のゲート電極を形成する工程と、前 記第2のゲート電極と自己整合的に前記第1のゲート電 を対対映をパターンニングして第1のゲート電極を分離 形成する工程と、前記第1及び第2のゲート電極と自己 整合的に前記半導体基板に拡散層を形成する工程を具備。 してなり、

前記マスク材の制雄工程は、前記第1のゲート電極材料 版の残渣をエッチング除去する工程と、前記エッチング 除去工程後、前記ゲート電極材料膜の残渣除去部分を水 洗処理する工程と、前記水洗処理工程後、前記マスク材。 をエッチング除去する工程とからなることを特徴とする。 半導体記憶装置の製造方法。

【請求項 11】前記マスク材が、酸化膜からなることを 特徴とする請求項(10に記載の半導体記憶装置の製造方案

【請求項:12】前記未子分離絶縁関が、熱酸化膜、また はプラスマCVD法による酸化膜からなり、且つ前記マ スク材が、LPCV D法による酸化膜からなることを持 敬とする諸求項 10に記載の半導体記憶装置の製造方

【請求項 13】前記残渣の除去工程のエッチングは、希 フッ酸溶液、或いはフッ酸と弗化アンモニウム との退合 溶液のウェットエッチングであり、前記酸化膜の除去工程のエッチングは、希フッ酸溶液の蒸気エッチングである。 り、 前記ウェットエッチングのエッチング量より前記窓 気エッチングのエッチング量が大きいことを特徴とする 請求項 11、または12に記載の半導体記憶装置の製造

【請求項 14】前記残渣の除去工程及び前記酸化膜の除

去工程のエッチングは、いずれも、希フッ酸溶液の煮気、エッチングであり、前記残渣の除去工程に比べ前記酸化 膜の除去工程における温度を低温でおこなうことを特徴 とする諸求項 1.1、または 1.2に記載の半導体配像装置 の製造方法。

【請求項 15】浮遊ゲート電極とこれに容重結合する制 御ゲート電極とを持つ不揮発性メモリトランジスタが配 列形成されたメモリセルアレイを存する半導体記憶装置 の製造方法であって、

半導体 参板にゲート 絶縁 膜を介して第1のゲート 電極材料 限及び第1のマスク材を頂次地 後する工程と、

前記第1のマスク材、前記第1のゲート電極材料限、前記 ゲート絶縁限及び前記半導体基板を異方性エッチングに より順次エッチングして余子分離領域に溝を形成する工程と

前記第1のマスク材を残したまま前記簿にマスク材の面 位置と時間じ面位置をもって素子分離絶縁膜を埋め込む 工程と

前記第1のマスク材を除去した後、前記第1のゲート電極 材料限と共に浮遊ゲート電極を構成する第2のゲート電 極材料限を堆破する工程と、

前記第2のゲート電極材料映上に第2のマスク材を形成。 する工程と

前記第2のゲート電極材料限を、第2のマスク材をマス タにエッチングして前記素子分離絶縁限上で分離するス リットを形成する工程と、

前記第2のマスク材を剥離する工程と

前記第2のゲート電極材料限上に層間ゲート絶縁膜を介して制御ゲート電極材料膜を堆積する工程と、

前記制御ゲート電極材料膜上に第3のマスク材を形成する工程と、

対記第3のマスク材をマスクに対記制御ゲート電極材料、対記層間ゲート絶縁限、対記第2のゲート電極材料限及び対記第1の電極材料限を異方性エッチングにより順次エッチングして、 キメモリセルアレイの制御ゲート電極を分離形成すると共に各メモリトランジスタの浮遊ゲート電極を分離形成する工程と、

前記制御ゲート電極及び前記浮遊ゲート電極と自己整合 的に前記半導体基板に拡散層を形成する工程とを具備し でかり

前記第2のマスク村の刺離工程は、前記第2のゲート電極村科膜の残渣をエッチング除去する工程と、前記エッチング除去工程後、前記第2のゲート電極村科膜の残渣除去部分を水洗処理する工程と、前記第2のマスク材をエッチング除去する工程とからなることを特徴とする半導体記憶装置の製造方法。

【請求項 16】前記第2のマスク材が、酸化膜からなる。 ことを特徴とする請求項 15に記載の半導体記憶装置の 製造方法。

【請求項 17】前記素子分離絶縁阱が、熱酸化阱、また

はプラズマCVD法による酸化映映からなり、且つ前記 第2のマスク材が、LPCVD法による酸化映からなる ことを特徴とする請求項 1.5に記載の半導体記憶装置の 観路方法。

【請求項 1.8】 前記残渣の除去工程のエッチングは、希フッ酸溶液、或いはフッ酸と弗化アンモニウム どの退合 溶液のウェットエッチングであ り、前記酸化膜の除去工程のエッチングは、希フッ酸溶液の窓気エッチングであり、前記ウエットエッチングのエッチング登より前記窓気エッチングのエッチング登が大きいことを特敵とする お求項 16、または17に記載の半導体記憶装置の製造方法。

《請求項 19》前記残渣の除去工程及び前記酸化膜の除去工程のエッチングは、いずれも、希フッ酸溶液の燃気エッチングであり、前記残渣の除去工程に比べ前記酸化膜の除去工程における温度を低温でおこなうことを特徴とする請求項 16、または17に記載の半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置(EEPROM)の製造方法に関し、特に浮遊ゲート電極と制御ゲート電極とが秩層された電気的書き機大可能なNAND型EEPROMの製造方法に関する。【0002】

【従来の技術】浮遊ゲート電極と制御ゲート電極が積層された電気的書き換え可能なメモリトランジスタを用いたEEPROMが知られている。なかでも、複数のメモリトランジスタをそれらのソース、ドレイン拡散層を隣接するもの同士で共用する形で直列接続してNAN Dセルを構成するNAN D型EEPROMは高集後化ができるものとして注目されている。

[0.003] 一般に、この種のNAND型EEPROMのメモリセルアレイは、図11(a)の等価回路および図11(b)の平面図に示すように構成されている。

【0005】 そして、このメモリセルアレイは、図 1 1 (b) に示すように、前記各トランジスタが半峰体基板 の同一ウエル領域に形成されており、メモリトランジスタCG1.1、CG2.1、CG3.1…、CGn.1 (CG1.2、CG2.2、CG3.2… CGn.2) の制御ゲート電極は、ビット線8 Lに対して時直交する行方向に連抜的に配数されてワード線WL1、WL2、…WLnとなる。また、選択トランジスタSG1.1、SG1.2 (SG2.2)の制御ゲート電極も同様に連続的に配数されて選択線Sには、SL2となる。4メモリセルの浮遊ゲート電極は、破線のエッチングで示すように、4トランジスタ毎に制御ゲート電極下で分離独立している。

《COO6】 従来、この種のNAND型EEPROMのメモリセルアレイは、一般に、図12万宝図21に示すような製造工程により製造されている。図12万宝図21は、それぞれ、図11(e)のA-A' 染およびB-B' 終に沿って切断し、矢印方向から眺めた縦断面図である。

【0007】まず、図 1・2(a)に示すように、P型シ リコン基板(P型ウエル)101上に無酸化法により、 シリコン酸化膜 1 0 2 を形成する。

【0008】次に、図1.2(b)に示すように、このシリコン酸化映102を、NH3ガスを用いて変化処理した後、更に、酸化処理することにより、オキシナイトライド映103に高換する。このオキシナイトライド映103は、第1のゲート絶縁映として働き、一般に、トンネル酸化映と存される。

【0009】次いで、図12(c)に示すように、前記:オキシナイトライド映103上に、CVD法により、第:10非晶質シリコン映104a、シリコン変化映105及び酸化映106を順次堆積させる。この非晶質シリコン映104aは、浮遊ゲート電極となる第1のゲート電影を材料映である。

【0010】次いで、図13(d)に示すように、前記酸化膜105上には、リソグラフィーにより、素子分離領域に関口を持つレジストパターン107を形成し、このレジストパターン107をマスクとして前記酸化膜106をエッチング加工する。

【0011】次いで、図13 (e) に示すように、前記レジストパターン107を除去した後、前記酸化財105をスクとして前記シリコン室化財105をエッチング加工する。 就いて、ウエット処理により、前記シリコン室化財105及び酸化財106をマスクとして、異方性ドライエッチングであるR1 Eにより、前記シリコン壁化取103、前記シリコンダ化財104をエッチングであるR1 Eにより、イドして、異方性ドライエッチングであるR1 Eにより、イドリコンを「108 を形成する。 はい、ストライクと の素料 108を形成する。 はされて、図示のようイブバトラの素子領域109が形式と関104をも、未子領域109と同じパターンに加工される。 が記第1の分・トライラと同じパターンに加工されるが、この段階ではまた、NANOセル内のメモリトラン

ジスタ毎に分離はされない。

【0012】次いで、図14(f)に示すように、前記素子分離消108の内壁を酸化した後に、プラズマCVD法により素子分離絶縁膜としてのシリコン酸化膜110を増配り、このシリコン酸化膜110を耐記シリコン窒化膜105をストッパマスクとするこのMPの理により研磨して、図示のように、前記シリコン窒化度105が露出して素子分離消108には、シリコン窒化に限110が遅め込まれて平坦化された状態を得る。

【0013】次いで、図14(e) に示すように、ウエット処理で前記シリコン酸化既110を後退させて高さを低くした後、前記シリコン変化既105をウエット処理により制設する。このとき、前記シリコン酸化既110は、前記非品質シリコン限104eの面位置より突出した状態となる。次に、ウエット処理により、前記シリーコン酸化既110の上端部コーナAを後退させる。

【0014】その後、図ま4(h)に示すように、CVD法により、浮遊ゲート電極となる第2のゲート電極は、料限としての第2の非晶質シリコン既104bは、塔電型不ら、この第2の非晶質シリコン既104bは、塔電型不ら特別としてのリンがドープされてなり、また前記第1の手事品質シリコン既104eとで、最後に浮遊ゲート電極を検戒する。

【0015】 次いで、図15(i) に示すように、この、第2の非晶質シリコン膜104b上に、CVD法により、酸化膜111eを増狭した後、この酸化膜111e上には、リソグラフィーにより素子分離絶縁膜である前記シリコン酸化膜110上にストライブ状の開口を持つレジストパターン112を平スクとして前記酸化膜111eをエッチング加工し、図16(j) に示すように、前記レジストパターン112を除去する。

【0015】 抜いて、図15(k) に示すように、CV D法により酸化跌1116を堆積し、この酸化跌1116を発力性エッチングして、前記酸化跌1116の側壁に酸化跌のサイドウオール1116を形成する。この酸化跌1116、1116とで、後述する第2のゲート電機材以1046条子分離絶縁以のシリコン酸化跌116上で分離するための、分離用のスリット形成のマスク材111として作用する。

【0017】次いで、図17(I)に示すように、この、酸化膜のマスク材111(111e、111b)をマスクとして、前記第2の非晶質シリコン膜104bをRドビによる実方性ドライエッチングにより、前記シリコンと酸化膜110上において、前記第2の非晶質シリコン膜104bに分離用のスリット112を加工する。

【0018】 続いて、図17 (m) に示すように、前記 酸化期のマスク材111 (111e、111b) を、H F溶液をN2パブリングして蒸気としたHF蒸気エッチ ング(以下、HF Veporと称する)で剥離する。 【0019】 次いで、図18(n)に示すように、第2のゲート絶縁敗(層間ゲート絶縁敗) 113を形成した後、その上に、図18(o)に示すように、制御ゲート 電極材料限として第3の非晶質シリコン段114をLPCV D法は、準電型不純物としてのリンが添加されてなる。 この非晶質シリコン酸114上には、LPCV D法によりシリコン変化限115を堆積し、続いて、このシリコン変化限115上に、レジスト116を適布ように、リコン変化限115上に、レジスト116を適布より、グラフィーにより、ストライプ状の素子積極109をプレブストカーにより、ストライプ状の素子積極109をプレブ166をマスクとして、前記シリコン変化以115をパターンニングする。

【0021】次いで、図20(r)に示すように、前記しジストパターン116 a を除去した後、このシリコン変化既116 a をマスクとして前記制御ゲート電極材料。 関111に示すように、ストライプ状の素子領域109と直交する方向のが一ト電極114と同時に第2のゲート絶縁既113および第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第1の非晶質シリコン联104b、104aを・ が第2、第2の浮遊ゲート電極が、図中のハッ をリングで示すように、分離され、且つ独立に形成される。

【0022】 そして、図21 (s) に示すように、熱酸 化法により浮遊ゲート電優としての前記第1、第2の非 品質シリコン膜1048、1046及び制御ゲート電極としての第3の非品質シリコン膜115の側面に、シリコン酸化既117を形成する。一般に、この酸化工程は後酸化工程と呼ばれ、これにより形成される耐記酸化酸117枚、後酸化跌と称される。この酸化膜117を形成した後、イオン注入によってイオンを素子領域109回の前記シリコン基板101内に打込み、熱アニールによりは世代させて各メモリトランジスタのソース、ドレイン拡散層119を形成する。

【0023】次いで、通常の工程に従って、図示しないが、原間絶縁棋を堆積し、その上にピット終日にを形成。することにより、メモリセルアレイが完成する。 【0024】

【発明が解決しようとする課題】しかしながら、上記のような方法では、図17(i)に示すように、マスク林としての酸化度114(111a、11b)を用いて、浮遊ゲート電極としての前記非品質シリコン映1146に、未子領域109に沿ってストライブ状のスリット112をエッチング加工して、前記非品質シリコン映104bを前記未子分離絶解以110上で分離した後、このマスク材としての酸化限111を、HFVapoにより剥離しているが、前記未子分離絶解以110が、前記スリット112のエッジ部で局所的に横方向にオーバエッチングされてしまうという問題が発生する。これは次のような理由による。

【0025】 HF Veporにより酸化楔エッチングを行う場合、まず、次のようにHFがHF2-イオンとなることが必要である。 【0025】

H2O + 2HF → (H2O)H+ + HF2-

(1)

次に、式(2)のような反応によって酸化膜がエッチングされる。

[0027]

S I 02 + 2(H2O) H+ + 2HF2- + SIF4 + 4H2O (2)

非晶質 シリコン膜104 bをエッチングした場合、スリー ット112のエッジ部に非晶質シリコン1046の残渣 (残智物) が生じ、HF Vaporの初期段階で、上記式(2) のような残渣(残智物)のエッチングが進行。 しH2Oが生成される。本来、酸化膜1 1 1は素子分離 絶縁棋110と選択的に利離が出来るはすであ るが、 の新たに生成されたH2OによりHFとH2Oとの均衡が 始れ、H2〇生成量が多いスリット112のエッジ部の 未子分離絶録膜110が横方向にのオーバエッチングさ れる。その結果、図22に拡大して示すように、第2の ゲート絶縁膜113及び制御ゲート電極材料膜114の 形成工程において、スリット112のオーパエッチング 部分に第2のゲート絶縁膜113及び制御ゲート電極材 料限114が入り込む。そのため、制御ゲート電極材料 联114の加工時に、前記第2のゲート絶縁膜113が マスクとなり、図23においてハッチングで示すよう に、素子領域109に沿って前記オーバーエッチング部

分に制御ゲート電極材料限 1.14の一部が残ってしまう。従って、制御ゲート電極(ワード線)間が電気的に短絡するという問題があった。

【0028】本発明は、上記課題に緩みなされたもので、目的とするところは、ゲート電極間短絡を確実に防止する半導体記憶装置の製造方法を提供することにある。

[0029]

【課題を解決するための手段】上記目的を達成するために、第1の本発明に係わる半導体記憶装置の製造方法では、半導体基板上にゲート絶縁限を形成する工程と、前記ゲートを極け料限を、マスク材をマスクにエッチをが記が、一十年を受ける工程を、前記ゲートを登してが一下を発してなり、前記マスク材を利益工程と、前記ゲートを極してなり、前記マスク材の利難工程は、前記ゲートを極してなり、前記マスク材の利難工程は、前記ゲートを極け料限の残済をエッチング除去する工程と、前記エッ

チング除去工程後、前記ゲート電極材料膜の残渣除去部 分を水洗処理する工程と、前記水洗処理工程後、前記マ スク林をエッチング除去する工程とからなることを特徴 としている.

[0:0/30] また、上記目的を達成するために、第2の。 発明に係わる半導体記憶装置の製造方法では、半導体基 板に形成された海に未子分離絶縁膜を埋め込む工程と、 前記案子分離絶縁膜で囲まれた領域上にゲート絶縁膜を 形成する工程と、前記衆子分離絶縁限表面及びゲート絶 **緑膜上にゲート電極材料膜を形成する工程と、前記ゲー** ト電極材料膜を、マスク材をマスクにエッチングして前記未子分離絶解膜上で分離する工程と、前記ゲート電極 材料膜の分離工程後、前記マスク林を前記素子分離発縁 脚に封して選択的に制離する工程を具備してなり、前記 マスク材の剥離工程は、前記ゲート電極材料限の残渣を エッチング除去する工程と、前記エッチング除去工程 後、前記ゲート電極材料膜の残渣除去部分を水洗処理す る工程と、前記水洗処理工程後、前記マスク材をエッチ ング除去する工程とからなることを特徴としている。 [OO31] 壷に、上記目的を達成するために、第3の. 発明に係わる半導体記憶装置の製造方法では、半導体基 板に形成された素子分離溝に素子分離絶縁膜を埋め込む。 工程と、前記素子分離絶縁膜で囲まれた領域上に第1の ゲート絶縁棋を形成する工程と、前記未子分離絶縁棋及 び前記第1のゲート絶縁映上に第1のゲート電極材料膜を 形成する工程と、前記ゲート電極材料限を、マスク材を マスクにエッチングして、前記素子分離絶縁限上で分離 するスリットを形成する工程と、前記マスク材を前記表 子分離絶縁賊に対して選択的に剥離する工程と、前記第 1のゲート電極材料膜上に第2のゲート絶縁膜を介して 第2のゲート電極を形成する工程と、前記第2のゲート 電極と自己整合的に前記第1のゲート電極材料膜をバタ - ンニングして第1のゲート電極を分離形成するI程 と、前記第1及び第2のゲート電極と自己整合的に前記 半導体基板に拡散層を形成する工程を具備してなり、前

性装置の製造方法。 【〇〇32】更にまた、上記目的を達成するために、 4の発明に係わる半導体記憶装置の製造方法では、浮遊 ゲート電極とこれに容量結合する制御ゲート電極とを持 つ不揮発性メモリトランジスタが配列形成されたメモリ セルアレイを有する半導体記憶装置の製造方法であ っ て、半導体基板にゲート鉛緑膜を介して第1のゲード電 極材料膜及び第1のマスク材を順次堆積する工程と、前 記第1のマスク材、前記第1のゲート電極材料膜、前記ゲ ート絶縁膜及び前記半導体基板を異方性エッチングによ

記マスク材の剥離工程は、前記ゲート電径材料膜の残渣 をエッチング除去する工程と、前記エッチング除去工程

後、前記ゲート電極材料膜の残渣除去部分を水洗処理す

る工程と、前記水洗処理工程後、前記マスク材をエッチ

ング除去する工程とからなることを特徴とする半導体記

り順次エッチングして素子分離領域に素子分離海を形成。 する工程と、前記第1のマスク材を残したまま前記衆子 分離海にマスク材の面位置と時間じ面位置をもって未子 分離絶縁膜を埋め込む工程と、前記第1のマスク材を除 去した後、前記第1のゲート電極材料限と共に浮遊ゲー ト亜極を構成する第2のゲート電極材料膜を堆積する工 程と、前記第2のゲート電極材料映上に第2のマスク材 を形成する工程と、前記第2のゲート電極材料膜を、第 2のマスク材をマスクにエッチングして前記索子分離絶 緑膜上で分離するスリットを形成する工程と、前記第2 のマスク材を剥離する工程と、前記第2のゲート電極材 料映上に層間ゲート絶縁映を介して制御ゲート電極材料 膜を堆積する工程と、前記制御ゲート電優材料膜上に第 3のマスク材を形成する工程と、前記第3のマスク材を マスクに前記制御ゲート電極材料棋、前記層間ゲート絶 縁隊、前記第2のゲート電極材料膜及び前記第1の電極 材料膜を異方性エッチングにより順次エッチングして、 各メモリセルアレイの制御ゲード電極を分離形成すると 共に各メモリトランジスタの浮遊ゲート電極を分離形成 する工程と、前記制御ゲート電極及び前記浮遊ゲート電 極と自己整合的に耐記半導体基板に拡散層を形成する工 程とを具備してなり、前記第2のマスク材の剥離工程 は、前記第2のゲート電極材料膜の残渣をエッチング除 去する工程と、前記エッチング除去工程後、前記第2の ゲート電極材料膜の残渣除去部分を水洗処理する工程 と、前記水洗処理工程後、前記第2のマスク材をエッチ ング院去する工程とからなることを特徴とする半導体記 憶装置の製造方法。

【0033】上記各発明において、具体的には、次のよ うに構成することが望ましい。

(1) 第2のマスク材が、酸化膜からなること。

(2) 素子分離絶縁膜が、熱酸化膜、またはプラスマC V D法による酸化膜からなり、且つマスク材膜が、 LP CVD法による酸化膜からなること。

(3) 残渣の除去工程のエッチングは、希フッ酸溶液、 或いはフッ酸と弗化アンモニウム との退合溶液のウエッ トエッチングであ り、前記酸化粧の除去工程のエッチン グは、希フッ酸溶液の燃気エッチングであ り、前記ウエ ットエッチングのエッチング量より前記窓気エッチング のエッチング量が大きいこと

(4) 残渣の除去工程及び前記酸化膜の除去工程のエッ チングは、いずれも、希フッ酸溶液の蒸気エッチングで あり、前記残渣の除去工程に比べ前記酸化膜の除去工程

における温度を低温でおこなうこと。 【0034】上記発明によれば、ゲート電極材料膜を、 マスク材をマスクにエッチングして素子分離絶縁膜上で 分離するスリットを形成した後、まず、そのスリット内 におけるゲート電極材料膜の残渣をエッチング除去し、 次いで、ゲート電極材料膜の残渣除去部分を水洗処理 し、その後、マスク材をエッチング除去するため、マス

ク材のエッチング除去時おいて、スリット底部の未子分 難絶縁既は殆どエッチングされない。従って、その後の 制御ゲート電極の加工において、ゲート電極材料膜を残 法(联残り)なくエッチングすることができ、制御ゲー ト電極間癌格を確実に防止できる。

[0035]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態(以下、実施形態と称する)を説明する。

【0035】図1万室図10は、この発明の実施の形態に係わるNANDメモリセルアレイの製造方法を示す工程断面図で、図11のA-A、線、B-B、線に沿って切断し、矢印方向から眺めた縦断面図である。

【0037】まず、図(*) (a) に示すように、P型シリーコン参板 (P型ウエル) 1上に、熱酸化法によりシリコン酸化膜2を形成する。

【0038】 次いで、このシリコン酸化既2をN H3カスを用いて空化処理した後、更に酸化処理することにより、第1のゲート絶縁膜としてのオキシナイトライト膜3に置換する。第1のゲート絶縁膜3は、この実施形態の場合、純酸化によるトンネル酸化粧である。

の場合、無酸化によるトンネル酸化供である。 【0039】次いで、前記オキシナイトライド映3上 【0039】次いで、前記オキシナイトライド映3上 【2003年)、浮遊ゲート電極となる第1のゲート電極材料膜の非晶質シリコン膜4eを堆接し、更にその上に、素子分離絶縁限のCMP処理時のストッパマスの材となるシリコン要と収まるを推接し、更にこの上に、未子分離海のエッチング加工時のマスク材となる酸化映6を推検する。第1のゲート電極材料膜4eは、アモルファスジリコン又は多結晶シリコン膜からなる。

【0040】 太いで、図2(d)に示すように、前記酸化膜6上には、リソグラフィーにより未子分離領域に関口をもつレジストパターン7を形成する。そして、このレジストパターン7をマスクとして、前記酸化膜6をエッチング加工する。

【0041】次いで、図2(e)に示すように、前記レジストパターン7を除去し、競いで前記シリコン室化联5をエッチング加工する。次に、ウエット処理により、前記を1200円の200円である。次に、アカ性ドライエッチングであるR1日により、前記シリコン壁板1を120円であるR1日により、前記シリコン壁板1をエッチングであるR1日により、前記シリコン壁板1をエッチング加工して、図示のインドでは、アカーの大きではある。これにより、ストライインの大きのでである。これにより、ストライイでは、アカーの大きでは、アカーンに加工リトでは、この段階ではなされない。

【0042】次いで、図3(f)に示すように、前記素子分離済8の内壁を酸化した後に、プラズマCV D法により素子分離絶縁既となるシリコン酸化既10を堆積する。そして、このシリコン酸化限10を前記シリコン室

化5をストッパマスクとするCMP処理により研磨して、図示のように、 対記シリコン窓化楔5が露出して対記未子分離溝9には、対記シリコン酸化楔 1 0が埋め込まれて平坦化された状態を得る。

【0043】次いで、図3(g)に示すように、ウェット処理で前記シリコン酸化膜10を後退させて高さを低くした後、前記シリコン酸化膜5をウェット処理により、割離する。このとき前記シリコン酸化度10は、抗認第1の非晶質シリコン酸化度10を等方性エッチング、例えば前記第1の非晶質シリコン酸化度10を等方性エッチング、例えば前記第1の非晶質シリコン以4 a に対して選択比の大きいウェット処理を利用して、図示のように、前記シリコン酸化膜10の上端部コーナAを後退させ、

20044】その後、図3(h)に示すように、CVDにより、浮遊ゲート電極である第2のゲート電極材料としての第2の非晶質シリコン膜46を堆積する。この第2の非晶質シリコン膜46は、第電型不純物としてリンがドーピングされてなり、またこの第2の非晶質シリコン膜46は、前記第1の非晶質シリコン膜46とで浮遊ゲート電極を構成する。

【0045】 次いで、図4(i)に示すように、第2の非晶質シリコン膜46上に、CVD法で酸化膜11eを堆積した後、この酸化膜11e上には、リソグラフィーにより素子分離絶縁膜10上にスリット状の間口をもつレジストパターン12をマスクとして、耐記酸化膜11eをエッチング加工し、図5(j)に示すように、このレジストパターン12を除去する。

【0045】 続いて、図5(k)に示すように、CVD 法で酸化膜を埋核し、この酸化膜を異方性エッチングして、前記酸化膜11eの側壁に酸化膜のサイドウォール11bを形成する。この酸化膜11e及びサイドウール11bは、後述する第2の電極材料膜4bを素子分離膜上で分離するための分離用スリット形成のマスク材11bに、機能する。

【0047】次いで、図5(1)に示すように、この酸化財11a、11bからなるマスク材11をマスクにして、前記非品質シリコン財4bを実方性エッチングして、図5(m)に示すように、未子分離絶縁敗10上で、が記非品質シリコン財10に分離用のスリット13を加工する。このスリット13は、前記素子領域9に沿ってストライブ状に形成される。

【0048】 次いで、希フッ酸で耐記マスク材11の表面を経くエッチングすると共に、耐記非晶質シリコン膜46のスリット11加工によって生じた耐記非晶質シリコン膜46の残渣を除去した後、続いて、水洗処理してスリット11内室面を清浄化する。

【0049】そして、このスリット11の加工に用いた 分離用のマスク材11としての前記酸化膜11a、11 bを、HF溶液をN2パブリングして蒸気としたHF煮 気エッチング(以下、HF Vapor件する)で剥離 する。

(0050] 次いで、図7 (n) に示すように、第2のゲート総縁膜(層間ゲート総縁膜) 14を形成した後、その上に、図7 (n) に示すように、制御ゲート電極であるゲート電極材料限としての第3の非晶質シリコン膜 15は、導電型不純物としてリン流が加されてなる。更に、この非晶質シリコン度 15は、単電型で純粉 15上に、LPCVD 法でシリコン変化膜 16上に、フォトレジスト17を途で、リングでにより、ストライプ状の素子頻短9とは直交するカレジストパターン17aを形成し、こつシリコンを化膜16とパターン17aを形成し、このシリコストパターン17aを形成し、このシジストパターン17aを形成し、こつを化膜16をパターングする。

【0052】 次いで、図9(q)に示すように、前記レジストパターン179を除去した後、このシリコン室化 膜15をマスクにして前記制御ゲート電極材料膜15を、図11に示すように、ストライプ状の未子領域9と 直交する方向に連接するワード級としてパターニングする。この制御ゲート電極15と同時に、第2のゲート発線膜14、下地の第2のゲート電極材料膜4b及び第1のゲート電極材料膜4eを順次、パターニングし、ワード線と自己整合された形でもメモリトランジスタの浮遊ゲート電極4が分離される。

【0053】そして、図10(r)に示すように、ゲート端でのリーク電流を抑制し、高耐圧の周辺回路MOSトランジスタのサーフエス耐圧、即ちゲート絶縁膜の耐圧を向上させ、RIEエッチングによるゲート電極を介してゲート酸化膜に導入されたダメージを回復させるなどの目的で、無酸化法を用いてシリコン酸化膜18を形成する。一般に、この酸化工程は後酸化工程と呼ばれ、この際に形成される酸化膜17は、後酸化膜と称される。

【0054】この後、図10(r)に示すように、前記シリコン酸化膜17を形成した後、イオン注入によってイオンをシリコン基板1内に打込み、熱アニールにより活性化させ各メモリトランジスタのソース、ドレイン拡散度19を形成する。

【0055】この後は、通常の工程に従って、図示しないが、層間絶縁膜を堆積し、その上にビット線BLを形成することにより、メモリセルアレイが完成される。 【0056】この実施形態によると、非品質シリコン膜4 bのスリット13加工後に、まず、希フッ酸で前記する大力が Mの表面を経くエッチングすると共に、前記非品質シリコン膜4 bの双カット13加工によって生じたが設定非品質シリコン膜4 bの残渣を除去し、更に、水洗砂理してスリット13内盤面を清浄化する。この非品質シ

リコン既4 bの残渣除去してから、マスク林11の酸化 関11a, 11bをHF Vaporで制難している。 このため、スリット13底部の素子分離絶縁限10は、 殆どエッチングされず、そのため、スリット13のエッ ジ部に制御ゲート電極15の膜残り、即ち残渣が残ることがない。従って、NANDセル内の隣接するメモリト ランジスタの制御ゲート電極間が短絡するという問題は 確実に防止される。

【0057】 本発明は、上記実施形態に限定されるものではなく、特許諸求の範囲を逸脱しない範囲で、種々の変形をしても良いことは勿論である。

【0059】また、希フッ酸でマスク材の表面を経くエッチングすると共に、非晶質シリコン関のスリット大工によって生じた前記非晶質シリコン関の残渣を除去し、更に、水洗処理して前記スリット内盤面を清浄雄した。 マスク材の酸化関をHFVeので剥離してれるが、非晶質シリコン関及HFVeの酸化関ンを表してれる。 ロッドによるエッチング処理の酸化関エッチングをの論度依存性は、温度が低い程、エッチングをからたでは、高いの発達を強いの発達を必要するといる。 マスク材の酸化以りがたんでは、高いの発達を強力の発生の発生の対したので、ことがよりに、マスク材の酸化ので、一気に剥離するために、エッチング量の多い低温で行うことが好ました。

【0060】更に、マスク材を除去するのに、HF Veporを用いているが、これに限ったものではなく、スリット加工のためのマスク材を剝離することができて、素子分離絶縁敗との選択比が取れる条件であれば良い。

[0061]

【発明の効果】以上説明したように、本発明によれば、ゲート電極材料膜を、マスク材をマスクにエッチングして素子分離結解限上で分離するスリットを形成した後、まず、そのスリット内におけるゲート電極材料膜の残渣除去が分を水洗処理し、その後、マスク材をエッチング除去するため、マスク材のエッチング除去時おいて、スリット底部の素子分離絶縁限は殆どエッチングされない。従って、その後の制御ゲート電極の加工において、ゲート電極材料膜を残渣(誤残り)なくエッチングすることができ、制御ゲート電極間短絡を確実に防止できる。

【図面の簡単な説明】

[図1] 本発明の実施形態によるNAND型EEPRO Mの製造方法を説明するための工程断面図で、図 1 1の A-A' 袋の錠断面図である。

[図2] 同実施形態の工程断面図で、図11のA-A' 線の縦断面図である。

[図3] 周実施形態の工程新面図で、図110A-A 雄の縦断面図であ る。

[関4] 同実施形態の工程断面図で、図11のA-A' 森の縦断面図である。

[図5] 同実施形態の工程断面図で、図11のA-A' 株の縦断面図である。

【図6】 同実施形態の工程断面図で、図11のA-A 森の縦断面図である。

【図7】同実施形態の工程断面図で、図1 1のA-A' 森の疑断面図である。

【図8】同実施形態の工程断面図で、図11のA-A' 級及びB-B' 袋の縦断面図である。

【図9】 同実施形態の工程断面図で、図1・1のA-A' 級及びB−B" 袋の縦断面図である。

【図 1 O】 同実施形態の工程断面図で、図 1 1 のA-A' 純及びB-B' 株の疑断面図である。

「図 1 1】 一般のNAND型EEPROMのメモリセル アレイを示す図で、 (a) はその等価回路図、 (b) は その平面図である。

[図 1 2] 従来のNAND型EEPROMの製造方法を 説明するための工程断面図で、図1.1のA-A' 袋の袋 断面図である.

図13) 周製造の工程断面図で、図11のA-A' 袋 の経験而図である。

【図 1 4】周製造の工程断面図で、図 1 1 の A - A' 執 の疑断面図である。

【図 1 5】周製造の工程断面図で、図 1 1 の A- A' 執 の縦断面図である。

[図 1 5] 周製造の工程断面図で、図 1 1 の A- A' 袋 の経断面図である。

【図 1 7】、同製造の工程断面図で、図 1 1 の A - A 、 執 の疑断面図である。

[図18] 周製造の工程断面図で、図11のA-A' 森 の数断面図である。

[図19] 周製造の工程断面図で、図11のA-A' 森

及びB-B、袋の袋断面図である。

[図20] 周製造の工程断面図で、図11のA-A'線及び8-8'線の縦断面図である。

[図21] 同製造の工程断面図で、図11のA-A' 袋 及び8-8、終の縦断面図である。

[図22] 図18 (o) の要部を拡大して示す拡大戦断 面図である。

[図23] 図19 (p) の要部を拡大して示す拡大戦断 面図である. 【符号の説明】

1、101…シリコン芸板(ウエル)、

2、102…シリコン酸化既、

3、103…オキシナイトライド映(第1のゲート絶縁 联)

4、104…浮遊ゲート電極

4a、104a…第1のゲート電極材料膜(第1の非晶 質シリコン膜).

4 b … 第2のゲート電極材料膜(第2の非晶質シリコン 踑)、

5… シリコン宏化既.

6…酸化踑、

ァ、12… レジストパターン、

8… 素子分離溝、

9…素子領域、

10…シリコン酸化膜(衆子分離絶縁膜)、

11…マスク材

11a、11b…酸化胰、

13…スリット、

1 4…第2のゲート路繰膜、

15…制御ゲート電極材料膜(第3の非晶質シリコン (類

15…シリコン安化群。

17…レジスト、 17ョ…レジスト、

18…酸化镁、

19…拡散層。


BL… ピット線、


W L…ワード線、


CG…メモリトランジスタ、


SG…選択用トランジスタ、


S…ソース株
























































フロントページの統き

神奈川県横浜市磯子区新杉田町 8番地 株式会社東芝横浜事業所内

Fターム (参考) 5F001 AA03 AA31 AD41 AD44 AD53 AD60 AG21 AG29 AG40 5F032 AA34 AA44 AA45 AA77 BA01 BA05 CA17 CA47 DA04 DA23 DA25 DA33 DA78 5F083 EP05 EP23 EP76 ER21 GA24 JA33 KA01 LA10 LA12 LA16 NA01 PR06 PR07 PR42 PR52 5F101 BA13 BA17 BD22 BD27 BD34 B035 BH02 BH15 BH21